ĐẠI HỌC BÁCH KHOA TP.HCM KHOA ĐIỆN ĐIỆN TỬ BỘ MÔN VIỄN THÔNG Điểm: MẠCH ĐIỆN TỬ - BÀI TẬP LỚN (HKI/2016-2017) Tên SV 1:.. MSSV:.. Tên SV 2:. MSSV:. Tên SV 3:. MSSV:. Tên SV 4:. MSSV:. Tên SV 5:. MSSV:. 1. Dùng CADENCE PSPICE 9.1 để khảo sát đặc tuyến biểu diễn mối quan hệ giữa v DS và i D khi v GS thay đổi bằng cách mắc mạch như hình vẽ sau: Trong đó, ta thay đổi các giá trị của transistor MbreakP để có các giá trị sau: V t = 0.7V (zero-bias threshold voltage) k = 194μA/V 2 (process transconductance parameter) L = 0.8μm (channel length) W = 8μm (channel width) Sinh viên xem thêm phần mô tả các thông số trên trong tập tin hướng dẫn, và trong sách Microelectronics Circuit phiên bản thứ sáu được viết bởi Kenneth C. Smith và Adel Sedra tại trang B-9 trong phần Appendix B. Nội dung trả lời phải đáp ứng được các yêu cầu sau: Có hình vẽ của mạch điện được dùng để khảo sát đặc tuyến trên. Có hình vẽ biểu diễn mối quan hệ giữa v SD và i D khi v SG thay đổi (in ra từ cửa sổ của OrCAD PSpice A/D Demo). Trong đó, v SD thay đổi từ 0 20V và v SG thay đổi từ 0 5V. Có đính kèm file.out (sinh viên có thể xem bằng cách chọn Analysis Examine Output ). Có đính kèm file.net (sinh viên có thể xem bằng cách chọn Analysis Examine Netlist ). a. Hình vẽ của mạch điện:
b. Hình vẽ biểu diễn mối quan hệ giữa v SD và i D khi v SG thay đổi c. Output file d. Netlist file 2. Dùng CADENCE PSPICE 9.1 để khảo sát đặc tuyến biểu diễn quan hệ giữa v SG và v SD (the voltage transfer characteristic VTC) Trong đó transistor MbreakN có các giá trị như sau: V t = 0.7V (zero-bias threshold voltage)
k = 194μA/V 2 (process transconductance parameter) L = 0.8μm (channel length) W = 8μm (channel width) Nội dung trả lời phải đáp ứng được các yêu cầu sau: Có hình vẽ của mạch điện được dùng để khảo sát đặc tuyến trên. Có hình vẽ biểu diễn mối quan hệ giữa v SG và v SD khi v SG thay đổi từ 0-20V (in ra từ cửa sổ của OrCAD PSpice A/D Demo). Có đính kèm file.out (sinh viên có thể xem bằng cách chọn Analysis Examine Output ). Có đính kèm file.net (sinh viên có thể xem bằng cách chọn Analysis Examine Netlist ). a. Hình vẽ của mạch điện b. Hình vẽ biểu diễn mối quan hệ giữa v SG và v SD khi v SG thay đổi từ 0-20V. Thay đổi giá trị của R D lần lượt thành 20k, 10k, 1k, 500Ω. Nhận xét sự thay đổi của đặc tuyến VTC theo giá trị của R D. Giải thích sự thay đổi này.
e. Output file f. Netlist file g. Nhận xét 3. Cho mạch điện như hình vẽ: RG = 200kΩ, RL = 1kΩ, C1 = C2 = 10μF. Nguồn áp VDD và VSS có giá trị là 5V. Ngõ ra của mạch ngay tại RL. Nguồn dòng DC có biên độ là 10mA. Các thông số của điện trở và tụ điện được cho như hình vẽ. Trong đó transistor MbreakN có các giá trị như sau: V t = 0.7V (zero-bias threshold voltage), k = 194μA/V 2 (process transconductance parameter), L = 0.8μm (channel length), W = 8μm (channel width). Nguồn xoay chiều V 1 có biên độ là 0.5mA và tần số là 10MHz. Nội dung trả lời phải đáp ứng được các yêu cầu sau: a. Tính toán bằng tay mạch trên ở chế độ phân cực DC (gõ vào file word). b. Dùng PSPICE 9.1 để xác định các giá trị điện áp và dòng điện tại các cực của M1 (kèm hình ảnh, file.out và.net ). So sánh kết quả mô phỏng với kết quả tính toán ở câu a. c. Tính toán độ lợi A v = v RL v 1 bằng tay d. Dùng PSPICE vẽ đồ thị của tỉ số v RL v 1 theo tần số với giá trị tần số đi từ 10Hz 10MHz (kèm hình ảnh, file.out và.net ). Nhận xét. a. Tính toán bằng tay
b. Giá trị điện áp và dòng điện tại các cực của M1: c. Tính toán độ lợi A v = v RL v 1 bằng tay d. Dùng PSPICE vẽ đồ thị của tỉ số v L v 1 theo tần số với giá trị tần số đi từ 10Hz 10MHz.